This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

This Page Blank (uspto)

JP-A 4189023; JP-A 2319279; JP-A 90319279

COPYRIGHT: (C)1992,JPO & Japio

PATENT ABSTRACTS OF JAPAN

04189023

GET EXEMPLARY DRAWING

July 7, 1992

PULSE SYNCHRONIZING CIRCUIT

INVENTOR: HAYAKAWA MITSURU

APPL-NO: 02319279 (JP 90319279)

FILED: November 22, 1990

ASSIGNEE: VICTOR CO OF JAPAN LTD

INT-CL: H03K5/00, (Section H, Class 03, Sub-class K, Group 5, Sub-group 00)

ABST:

PURPOSE: To prevent the occurrence of contention resulting in causing uncertain timing even when an input pulse and a clock pulse are asynchronous by providing a function to discriminate the contention between the input pulse and the clock pulse.

CONSTITUTION: An output (b) of a pulse width shaping circuit 31 and an output (c) of a delay circuit 32 are inputted to a discrimination circuit 33, in which whether or not leading edges of the pulse outputs b, c are close to each other, that is, the relation of contention is discriminated. The output (b) of the pulse width shaping circuit 31 and the delay output (c) of the delay circuit 32 are latched respectively by DFFs 331, 332 by using a 2nd clock CK 2. Then an output (d) of the FF 331 and an output (e) of the FF 332 are decoded by an inverter 333 and an AND gate circuit 334. After the decoding, an output of the gate 334 is latched at a trailing edge of the delay pulse (c) to output an output (f) for discriminating the contention.

LOAD-DATE: June 17, 1999

Source: All Sources > Area of Law - By Topic > Patent Law > Patents > Non-U.S. Patents > \$ Patent Abstracts of

Japan 🚹

Terms: 4189023 (Edit Search)

View: Full

Date/Time: Tuesday, August 28, 2001 - 2:30 PM EDT

About LexisNexis | Terms and Conditions

This Page Blank (uspto)

®日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平4-189023

Sint. Cl. 3

識別記号

庁内整理番号

❸公開 平成4年(1992)7月7日

H 03 K 5/00

V 7125-5 J

審査請求 未請求 請求項の数 1 (全6頁)

劉発明の名称 パルス同期化回路

②特 顧 平2-319279

②出 願 平2(1990)11月22日

@発明者 早川

充 神奈川県横浜市神奈川区守屋町3丁目12番地 日本ピクタ

一株式会社内

加出 願 人 日本ピクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番地

明 報 書

1. 発明の名称

パルス同期化回路

2. 特許請求の範囲

第1のクロックにより生成された周朝性の入力 パルスを選延して選ぶパルスを出力する選延回路 と、

前に入力パルスと第2のクロックとのタイミング関係を判定して、競合関係にあると判定したときに所定の出力を得る判定回路と、

前記料定回路の出力を複分して出力する複分回路と、

前記を分回路の出力を切換タイミングパルスによってラッチして出力する第1のラッチ回路と、前記入力パルスと前記是延パルスとを前記第1のラッチ回路の出力により切り換えて出力するスイッチと、

前記スイッチの出力を前記第2のクロックでラッチして確定した問期化パルス出力を得る第2のラッチ回路とよりなることを特徴とするパルス同

期化回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、デジタル回路において、入力パルス と非同期なクロックとの観合関係を避けるように したパルス同期化回路に関する。

(従来の技術)

デジタル回路に入力するパルスをそのデジタル回路のクロックに同期させるために、従来よりパルス同期化回路が用いられていることは周知の通りである。

第6回は従来のパルス同類化回路を示す構成図であり、第7回はそのパルス同類化回路の周辺回路を示すブロック図である。

まず、第7図を用いて世来のパルス同類化回路4及びその周辺回路について説明する。第1の計数回路1には第1のクロックCK1が、第2の計数回路2には第2のクロックCK2がそれぞれ入力される。また、パルス同期化回路4にも第2のクロックCK2が入力される。

排關平4-189023(2)

そして、第1のクロックCK1で動作している第1の計数回路1から出力されるデコードバルスは、パルス同期化回路4に入力され、パルス同期化回路4は、第2のクロックCK2で動作する第2の計数回路2へ同期をとるためのリセットパルスを出力する。

従来のパルス同期化回路 4 は第 6 図に示すように、 D フリップフロップ 4 1 . 4 2 及び N A N D ゲート回路 4 3 とによって構成される。

(発明が解決しようとする課題)

ところで、上述した第6図及び第7図に示す従来のパルス同期化回路4においては、第1のクロックCK1と第2のクロックCK2とが非同期である場合、パルス同期化回路4に入力する入力(入力パルス)aと第2のクロックCK2との競合が起こる。

この競合について、第8回を用いて説明する。 同図に示すように、入力(入力パルス) a の立上がりと第2のクロックCK2の立上がりとが時刻 t。において極めて接近している場合、入力パル ス a に含まれる ノイズや クロックジッタ 等により 競合状態となり、 その出力が時刻 t。 に出力される h (1) と時刻 t; に出力される h (2) との 2 つ が存在し、出力タイミングが 1 クロック分不確定 となるという問題点がある。

そこで、本発明は、前記した入力パルスとクロックパルスとの競合状態を判定する機能を有し、その競合を避けて安定な同期化が可能なパルス同期化.回路を提供することを目的とする。

・(課題を解決するための手段)

ッチ回路の出力により切り換えて出力するスイッチと、前記スイッチの出力を前記第2のクロックでラッチして確定した問期化パルス出力を得る第 2のラッチ回路とよりなることを特徴とするパルス同類化回路を提供するものである。

(実施例)

以下、本発明のパルス同期化回路について、単付因而を参照して説明する。

第1回は本発明のパルス両期化回路の一実施供を示すブロック団、第2回及び第3回は本発明のパルス同期化回路を説明するための図、第4回は本発明のパルス同期化回路の周辺回路を示すブロック図、第5回は本発明のパルス同期化回路の動作説明用タイミングチャートである。

まず、第4 図を用いて本発明のパルス同期化回路 3 及びその馬辺回路について説明する。 第 1 の 計数回路 1 には第 1 の 2 ロック C K 1 が、 第 2 の 計数回路 2 には第 2 の 2 ロック C K 2 がそ れぞれ 入力される。 パルス同期化回路 3 には第 1 の 2 ロック C K 1 と第 2 の 2 ロック C K 2 及びタイミン グパルスとが入力される。

そして、パルス問期化回路3は第1のクロックCK1により動作している第1の計数回路1からのデコードパルスを入力とし、第2のクロックCK2により動作する第2の計数回路2にリセットパルスとして出力するために、第1及び第2のクロックパルスCK1、CK2モしてタイミングパルスとによって制御されている。

次に、本発明のパルス同期化回路3の一実施例の具体的回路構成を第1図を用いて説明する。同図に示すように、パルス幅整形回路31、選延回路32、判定回路33、積分回路34、第1のラッチ回路37とによって構成される。

そして、パルス幅整形回路31と選延回路32 及び料定回路33の具体的回路構成を第2図を用いて説明する。また、本発明のパルス同期化回路3における回路動作を第5図に示すタイミングチャートを用いて説明する。

第5図に示す入力パルスaはクロックCK1に

特開平4-189023 (3)

よって生成される周期性のパルスであり、そのパルス幅はクロックCK1の周期TIより大であるとする。

第 2 図に示すように、パルス幅整形回路 3 1 は D フリップフロップ 3 1 1 と A N D ゲート回路 3 1 2 とよりなり、その出力はパルス幅 T w (= T i) なる出力 b となる。このパルス幅 T w は、 クロック C K 2 の周期を T 1 とすれば、 T 1 / 2 < T w < T 1 に設定される。

そして、その出力 b が入力する遅延回路 3 2 は、インバータ 3 2 1 と D フリップフロップ 3 2 2 とよりなり、その遅延時間 T d は、 T l く T d + T w < 2 T l に設定され、その出力はパルス幅整形回路 3 1 の出力 b に対し、遅延時間 T d (= T l / 2) だけ遅延し、パルス幅 T w の出力 c となる。

そして、パルス幅整形回路 3 1 の出力 b 及び遅延回路 3 2 の出力 c は判定回路 3 3 に入力され、出力 b と出力 c との競合関係(つまり、お互いのパルスの立上がりが極めて接近しているか)を判

定回路33によって判定する。

回路32の出力(遅延パルス) cをそれぞれ D フリップフロップ331.32において、第2のクロックCK2によってラッチし、そのDフリップフロップ331の出力(ラッチ出力) d 及びDフリップフロップ332の出力(ラッチ出力) c をインパータ332と N D ゲート回路334とによってデコードした後、その出力を遅延パルスにの立下がりエッジでラッチして判定出力fとして出力する。

第5回において、クロックで K 2 (1) は判定回路 3 3の入力パルスである出力 b (以下、入力パルス n かる出力 b (以下、入力パルス b をも記す) と 競合条件になる第2のクロックで K 2 (1) でラッチした出力 d は時刻 t。~ t;の期間不定であり、時刻 t;以後し(ロー)レベルとなる。また、運延パルスでをラッチした出力 e は時刻 t;において H (ハイ)レベルとなる。このラッチ出力 d. e をデコードして時刻 t;にお

いて運延パルスcの立下がりでラッチすれば、その出力!はHレベルとなり、競合状態を判定することができる。

要するに、料定回路33は、その入力パルスとが第2のクロックCK2でラッチされず、その料定出力がLレベルであり、選延パルスcが第2のクロックCK2でラッチされて、その判定出力fがHレベルである場合のみ、入力パルスbと第2のクロックCK2とは競合するタイミング関係であると判定する。そして、判定出力fは、入力パルスbの繰り返し周期で保持されている。

ところで、 料定回路 3 3 による競合判定は、 第2 の ク ロック C K 2 が ク ロック C K 2 (1) の 条件のみならず、 ラッチ出力 d が L レベル、ラッチ出力 e が H レベルの 期間、 即 5 第 2 の クロック C K 2 が 時 刻 t 。 の 直後 を ラッチ する 位置関係 C K 2 (2) と 時 刻 t , の 直 割 を ラッチ する 位置関係 C K 2 (1) との間で競合と判定する。

従って、本発明による最合料定は、料定ウィンドを有し、料定回路33に入力する出力bの立上

がりエッジタイミング t 。 を基準に $-\Delta T$! $-\Delta$ T ! のウィンドとなり、第5 図に示す場合、 ΔT ! $-\Delta$ T ! $-\Delta$ T

この関係は、入力パルストのパルス幅 T w が、
T ! / 2 < T w < T ! であり、選延時間 T d が、
T ! く T d + T w < 2 T ! の場合に成り立つもの
である。ゆえに、入力パルスa が上記したパルス
幅を満足する場合には、パルス幅整形回路 3 1 は
不要となる。

また、入力パルス a がアナログ回路により生成される場合には、パルス幅整形回路 3 1 と意味回路 3 2 とをアナログ手段で構成し、上記したTw. Tdの条件を満たすように実施することも可能である。

第1 図における複分回路3 4 は、料定回路3 3 の料定出力 f を所定回数 複分して有意であるか、つまり、所定レベル以上であるかどうかを判定するものであり、公知の手段を用いることができ、複分回路3 4 を用いることによりノイズ等によっ

特別平4-189023(4)

て製動作することがなく、安定した料定条件が設 定される。

第1のラッチ回路35は、スイッチ36を切り 換えるタイミングを決定するもので、第1のラッ チ回路35に入力する入力パルス、つまり複分回路34の出力パルスの周期より十分長い周期を有 する切換タイミングパルスで動作する。

そして、複分回路 3 4 における 競合判定が有意となった場合、第 1 の ラッチ回路 3 5 で決定される タイミングにより スイッチ 3 6 の出力 g は遅延回路 3 2 の出力パルス (遅延パルス) c となり、酸合判定が有意でなければ、スイッチ 3 6 の出力 g はパルス幅整形回路 3 1 の出力パルス b となる。出力 g は第 2 のラッチ回路 3 7 において、第 2 のクロック C K 2 によりラッチされるが、 競合条件の場合には、 遅延パルス c をラッチするので、 健合を課けることができる。

第2のラッチ回路37は第3回に示すように、 D.フリップフロップ371.372,373とN ANDゲート回路374とによって構成され、モ の動作は周知の如く、入力gの立上がりエッジの 直後のクロックタイミングによりラッチされた負 極性パルストを出力する。

第 5 図において、第 2 の クロック C K 2 の クロックタイミング C K 2 (1) 、 C K 2 (2) 、 C K 2 (3) 、 C K 2 (4) 、 C K 2 (4) 、 C K 2 (5) 、 C K 2 (6) 、 C K 2 (7) 、C K 2 (7

以上詳細に説明したように、本発明のパルス同期化回路は上述のように構成されてなるので、デジタル回路において入力パルスとクロックとが非問期であっても、数合を起こしてタイミングの不確定をまねくことなく安定した動作が可能となる等、実用上極めて優れた効果がある。


4. 図面の意単な説明


第1 図は本発明のパルス同期化回路の一実施例の構成を示すプロック図、第2 図及び第3 図は本発明のパルス同期化回路を説明するための図、第4 図は本発明のパルス同期化回路の周辺回路を示

すプロック図、第.5 図は本発明のパルス同期化回路の動作説明用タイミングチャート、第.6 図は従来のパルス同期化回路を示す構成図、第.7 図は従来のパルス同期化回路の馬辺回路を示すプロック図、第.8 図は従来のパルス同期化回路の動作説明用タイミングチャートである。

3 2 … 遅延回路、3 3 … 料定回路、3 4 … 複分 回路、3 5 … 第 1 の ラッチ回路、3 6 … スイッチ、 3 7 … 第 2 の ラッチ回路。


特許出願人 日本ピクター株式会社







第 4 図

特別平4-189023(5)







特別平4-189023 (6)

